Bigger texel cache
authorlekernel <sebastien.bourdeauducq@lekernel.net>
Thu, 24 Jun 2010 18:21:02 +0000 (20:21 +0200)
committerlekernel <sebastien.bourdeauducq@lekernel.net>
Thu, 24 Jun 2010 18:21:02 +0000 (20:21 +0200)
cores/tmu2/rtl/tmu2.v

index ea1b0a1..ecbeee4 100644 (file)
@@ -18,7 +18,7 @@
 module tmu2 #(
        parameter csr_addr = 4'h0,
        parameter fml_depth = 26,
-       parameter texel_cache_depth = 14 /* 16kB cache */
+       parameter texel_cache_depth = 15 /* 32kB cache */
 ) (
        /* Global clock and reset signals */
        input sys_clk,