software/include/hw/hpdmc.h

   1 /*
   2  * Milkymist VJ SoC (Software)
   3  * Copyright (C) 2007, 2008, 2009 Sebastien Bourdeauducq
   4  *
   5  * This program is free software: you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation, version 3 of the License.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  16  */
  17
  18 #ifndef __HW_HPDMC_H
  19 #define __HW_HPDMC_H
  20
  21 #include <hw/common.h>
  22
  23 #define CSR_HPDMC_SYSTEM        MMPTR(0xe0002000)
  24
  25 #define HPDMC_SYSTEM_BYPASS     (0x01)
  26 #define HPDMC_SYSTEM_RESET      (0x02)
  27 #define HPDMC_SYSTEM_CKE        (0x04)
  28
  29 #define CSR_HPDMC_BYPASS        MMPTR(0xe0002004)
  30
  31 #define HPDMC_BYPASS_CS         (0x01)
  32 #define HPDMC_BYPASS_WE         (0x02)
  33 #define HPDMC_BYPASS_CAS        (0x04)
  34 #define HPDMC_BYPASS_RAS        (0x08)
  35 #define HPDMC_BYPASS_A_S        (4)
  36 #define HPDMC_BYPASS_BA_S       (17)
  37
  38 #define CSR_HPDMC_TIMING        MMPTR(0xe0002008)
  39
  40 #define HPDMC_TIMING_TRP_S      (0)
  41 #define HPDMC_TIMING_TRCD_S     (3)
  42 #define HPDMC_TIMING_CL3        (0x40)
  43 #define HPDMC_TIMING_TREFI_S    (7)
  44 #define HPDMC_TIMING_TRFC_S     (18)
  45 #define HPDMC_TIMING_TWR_S      (22)
  46
  47 #define CSR_HPDMC_IODELAY       MMPTR(0xe000200C)
  48
  49 #define HPDMC_IDELAY_RST        (0x01)
  50 #define HPDMC_IDELAY_CE         (0x02)
  51 #define HPDMC_IDELAY_INC        (0x04)
  52
  53 #define HPDMC_DQSDELAY_CE       (0x08)
  54 #define HPDMC_DQSDELAY_INC      (0x10)
  55 #define HPDMC_DQSDELAY_RDY      (0x20)
  56
  57 #define HPDMC_PLL1_LOCKED       (0x40)
  58 #define HPDMC_PLL2_LOCKED       (0x80)
  59
  60 #define SDRAM_BASE              (0x40000000)
  61
  62 #endif /* __HW_HPDMC_H */